1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
|
/* SPDX-License-Identifier: GPL-2.0
* Marvell OcteonTx2 RVU Ethernet driver
*
* Copyright (C) 2018 Marvell International Ltd.
*
* This program is free software; you can redistribute it and/or modify
* it under the terms of the GNU General Public License version 2 as
* published by the Free Software Foundation.
*/
#ifndef OTX2_STRUCT_H
#define OTX2_STRUCT_H
/* NIX WQE/CQE size 128 byte or 512 byte */
enum nix_cqesz_e {
NIX_XQESZ_W64 = 0x0,
NIX_XQESZ_W16 = 0x1,
};
enum nix_sqes_e {
NIX_SQESZ_W16 = 0x0,
NIX_SQESZ_W8 = 0x1,
};
enum nix_send_ldtype {
NIX_SEND_LDTYPE_LDD = 0x0,
NIX_SEND_LDTYPE_LDT = 0x1,
NIX_SEND_LDTYPE_LDWB = 0x2,
};
/* CSUM offload */
enum nix_sendl3type {
NIX_SENDL3TYPE_NONE = 0x0,
NIX_SENDL3TYPE_IP4 = 0x2,
NIX_SENDL3TYPE_IP4_CKSUM = 0x3,
NIX_SENDL3TYPE_IP6 = 0x4,
};
enum nix_sendl4type {
NIX_SENDL4TYPE_NONE,
NIX_SENDL4TYPE_TCP_CKSUM,
NIX_SENDL4TYPE_SCTP_CKSUM,
NIX_SENDL4TYPE_UDP_CKSUM,
};
/* NIX wqe/cqe types */
enum nix_xqe_type {
NIX_XQE_TYPE_INVALID = 0x0,
NIX_XQE_TYPE_RX = 0x1,
NIX_XQE_TYPE_RX_IPSECS = 0x2,
NIX_XQE_TYPE_RX_IPSECH = 0x3,
NIX_XQE_TYPE_RX_IPSECD = 0x4,
NIX_XQE_TYPE_SEND = 0x8,
};
/* NIX CQE/SQE subdescriptor types */
enum nix_subdc {
NIX_SUBDC_NOP = 0x0,
NIX_SUBDC_EXT = 0x1,
NIX_SUBDC_CRC = 0x2,
NIX_SUBDC_IMM = 0x3,
NIX_SUBDC_SG = 0x4,
NIX_SUBDC_MEM = 0x5,
NIX_SUBDC_JUMP = 0x6,
NIX_SUBDC_WORK = 0x7,
NIX_SUBDC_SOD = 0xf,
};
/* Algorithm for nix_sqe_mem_s header (value of the `alg` field) */
enum nix_sendmemalg {
NIX_SENDMEMALG_E_SET = 0x0,
NIX_SENDMEMALG_E_SETTSTMP = 0x1,
NIX_SENDMEMALG_E_SETRSLT = 0x2,
NIX_SENDMEMALG_E_ADD = 0x8,
NIX_SENDMEMALG_E_SUB = 0x9,
NIX_SENDMEMALG_E_ADDLEN = 0xa,
NIX_SENDMEMALG_E_SUBLEN = 0xb,
NIX_SENDMEMALG_E_ADDMBUF = 0xc,
NIX_SENDMEMALG_E_SUBMBUF = 0xd,
NIX_SENDMEMALG_E_ENUM_LAST = 0xe,
};
/* NIX CQE header structure */
struct nix_cqe_hdr_s {
#if defined(__BIG_ENDIAN_BITFIELD)
u64 cqe_type : 4;
u64 node : 2;
u64 reserved_52_57 : 6;
u64 q : 20;
u64 flow_tag : 32;
#else
u64 flow_tag : 32;
u64 q : 20;
u64 reserved_52_57 : 6;
u64 node : 2;
u64 cqe_type : 4;
#endif
};
/* NIX CQE RX parse structure */
struct nix_rx_parse_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 lhtype : 4;
u64 lgtype : 4;
u64 lftype : 4;
u64 letype : 4;
u64 ldtype : 4;
u64 lctype : 4;
u64 lbtype : 4;
u64 latype : 4;
u64 errcode : 8;
u64 errlev : 4;
u64 wqwd : 1;
u64 express : 1;
u64 rsvd_17 : 1;
u64 desc_sizem1 : 5;
u64 chan : 12;
#else
u64 chan : 12;
u64 desc_sizem1 : 5;
u64 rsvd_17 : 1;
u64 express : 1;
u64 wqwd : 1;
u64 errlev : 4;
u64 errcode : 8;
u64 latype : 4;
u64 lbtype : 4;
u64 lctype : 4;
u64 ldtype : 4;
u64 letype : 4;
u64 lftype : 4;
u64 lgtype : 4;
u64 lhtype : 4;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W1 */
u64 vtag1_tci : 16;
u64 vtag0_tci : 16;
u64 rsvd_95_94 : 2;
u64 pkind : 6;
u64 vtag1_gone : 1;
u64 vtag1_valid : 1;
u64 vtag0_gone : 1;
u64 vtag0_valid : 1;
u64 l3b : 1;
u64 l3m : 1;
u64 l2b : 1;
u64 l2m : 1;
u64 pkt_lenm1 : 16;
#else
u64 pkt_lenm1 : 16;
u64 l2m : 1;
u64 l2b : 1;
u64 l3m : 1;
u64 l3b : 1;
u64 vtag0_valid : 1;
u64 vtag0_gone : 1;
u64 vtag1_valid : 1;
u64 vtag1_gone : 1;
u64 pkind : 6;
u64 rsvd_95_94 : 2;
u64 vtag0_tci : 16;
u64 vtag1_tci : 16;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W2 */
u64 lhflags : 8;
u64 lgflags : 8;
u64 lfflags : 8;
u64 leflags : 8;
u64 ldflags : 8;
u64 lcflags : 8;
u64 lbflags : 8;
u64 laflags : 8;
#else
u64 laflags : 8;
u64 lbflags : 8;
u64 lcflags : 8;
u64 ldflags : 8;
u64 leflags : 8;
u64 lfflags : 8;
u64 lgflags : 8;
u64 lhflags : 8;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W3 */
u64 match_id : 16;
u64 pb_aura : 20;
u64 wqe_aura : 20;
u64 eoh_ptr : 8;
#else
u64 eoh_ptr : 8;
u64 wqe_aura : 20;
u64 pb_aura : 20;
u64 match_id : 16;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W4 */
u64 lhptr : 8;
u64 lgptr : 8;
u64 lfptr : 8;
u64 leptr : 8;
u64 ldptr : 8;
u64 lcptr : 8;
u64 lbptr : 8;
u64 laptr : 8;
#else
u64 laptr : 8;
u64 lbptr : 8;
u64 lcptr : 8;
u64 ldptr : 8;
u64 leptr : 8;
u64 lfptr : 8;
u64 lgptr : 8;
u64 lhptr : 8;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W5 */
u64 rsvd_383_341 : 43;
u64 flow_key_alg : 5;
u64 vtag1_ptr : 8;
u64 vtag0_ptr : 8;
#else
u64 vtag0_ptr : 8;
u64 vtag1_ptr : 8;
u64 flow_key_alg : 5;
u64 rsvd_383_341 : 43;
#endif
u64 rsvd_447_384; /* W6 */
};
/* NIX CQE RX scatter/gather subdescriptor structure */
struct nix_rx_sg_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 subdc : 4;
u64 rsvd_59_50 : 10;
u64 segs : 2;
u64 seg3_size : 16;
u64 seg2_size : 16;
u64 seg1_size : 16;
#else
u64 seg1_size : 16;
u64 seg2_size : 16;
u64 seg3_size : 16;
u64 segs : 2;
u64 rsvd_59_50 : 10;
u64 subdc : 4;
#endif
};
struct nix_send_comp_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 rsvd_24_63 : 40;
u64 sqe_id : 16;
u64 status : 8;
#else
u64 status : 8;
u64 sqe_id : 16;
u64 rsvd_24_63 : 40;
#endif
};
/* NIX SQE header structure */
struct nix_sqe_hdr_s {
#if defined(__BIG_ENDIAN_BITFIELD)
u64 sq : 20; /* W0 */
u64 pnc : 1;
u64 sizem1 : 3;
u64 aura : 20;
u64 df : 1;
u64 reserved_18 : 1;
u64 total : 18;
#else
u64 total : 18;
u64 reserved_18 : 1;
u64 df : 1;
u64 aura : 20;
u64 sizem1 : 3;
u64 pnc : 1;
u64 sq : 20;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W1 */
u64 sqe_id :16;
u64 il4type :4;
u64 il3type :4;
u64 ol4type :4;
u64 ol3type :4;
u64 il4ptr :8;
u64 il3ptr :8;
u64 ol4ptr :8;
u64 ol3ptr :8;
#else
u64 ol3ptr :8;
u64 ol4ptr :8;
u64 il3ptr :8;
u64 il4ptr :8;
u64 ol3type :4;
u64 ol4type :4;
u64 il3type :4;
u64 il4type :4;
u64 sqe_id :16;
#endif
};
/* NIX send extended header subdescriptor structure */
struct nix_sqe_ext_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 subdc : 4;
u64 mark_en : 1;
u64 markform : 7;
u64 markptr : 8;
u64 shp_ra : 2;
u64 shp_dis : 1;
u64 shp_chg : 9;
u64 rsvd_31_29 : 3;
u64 lso_format : 5;
u64 lso_sb : 8;
u64 tstmp : 1;
u64 lso : 1;
u64 lso_mps : 14;
#else
u64 lso_mps : 14;
u64 lso : 1;
u64 tstmp : 1;
u64 lso_sb : 8;
u64 lso_format : 5;
u64 rsvd_31_29 : 3;
u64 shp_chg : 9;
u64 shp_dis : 1;
u64 shp_ra : 2;
u64 markptr : 8;
u64 markform : 7;
u64 mark_en : 1;
u64 subdc : 4;
#endif
#if defined(__BIG_ENDIAN_BITFIELD) /* W1 */
u64 rsvd_127_114 : 14;
u64 vlan1_ins_ena : 1;
u64 vlan0_ins_ena : 1;
u64 vlan1_ins_tci : 16;
u64 vlan1_ins_ptr : 8;
u64 vlan0_ins_tci : 16;
u64 vlan0_ins_ptr : 8;
#else
u64 vlan0_ins_ptr : 8;
u64 vlan0_ins_tci : 16;
u64 vlan1_ins_ptr : 8;
u64 vlan1_ins_tci : 16;
u64 vlan0_ins_ena : 1;
u64 vlan1_ins_ena : 1;
u64 rsvd_127_114 : 14;
#endif
};
struct nix_sqe_sg_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 subdc : 4;
u64 ld_type : 2;
u64 i3 : 1;
u64 i2 : 1;
u64 i1 : 1;
u64 rsvd_54_50 : 5;
u64 segs : 2;
u64 seg3_size : 16;
u64 seg2_size : 16;
u64 seg1_size : 16;
#else
u64 seg1_size : 16;
u64 seg2_size : 16;
u64 seg3_size : 16;
u64 segs : 2;
u64 rsvd_54_50 : 5;
u64 i1 : 1;
u64 i2 : 1;
u64 i3 : 1;
u64 ld_type : 2;
u64 subdc : 4;
#endif
};
/* NIX send memory subdescriptor structure */
struct nix_sqe_mem_s {
#if defined(__BIG_ENDIAN_BITFIELD) /* W0 */
u64 subdc : 4;
u64 alg : 4;
u64 dsz : 2;
u64 wmem : 1;
u64 rsvd_52_16 : 37;
u64 offset : 16;
#else
u64 offset : 16;
u64 rsvd_52_16 : 37;
u64 wmem : 1;
u64 dsz : 2;
u64 alg : 4;
u64 subdc : 4;
#endif
u64 addr;
};
enum nix_cqerrint_e {
NIX_CQERRINT_DOOR_ERR = 0,
NIX_CQERRINT_WR_FULL = 1,
NIX_CQERRINT_CQE_FAULT = 2,
};
#define NIX_CQERRINT_BITS (BIT_ULL(NIX_CQERRINT_DOOR_ERR) | \
BIT_ULL(NIX_CQERRINT_CQE_FAULT))
enum nix_rqint_e {
NIX_RQINT_DROP = 0,
NIX_RQINT_RED = 1,
};
#define NIX_RQINT_BITS (BIT_ULL(NIX_RQINT_DROP) | BIT_ULL(NIX_RQINT_RED))
enum nix_sqint_e {
NIX_SQINT_LMT_ERR = 0,
NIX_SQINT_MNQ_ERR = 1,
NIX_SQINT_SEND_ERR = 2,
NIX_SQINT_SQB_ALLOC_FAIL = 3,
};
#define NIX_SQINT_BITS (BIT_ULL(NIX_SQINT_LMT_ERR) | \
BIT_ULL(NIX_SQINT_MNQ_ERR) | \
BIT_ULL(NIX_SQINT_SEND_ERR) | \
BIT_ULL(NIX_SQINT_SQB_ALLOC_FAIL))
#endif /* OTX2_STRUCT_H */
|
